DERS BİLGİLERİ | |||||
---|---|---|---|---|---|
Ders | Kodu | Yarıyıl | Ders Süresi | Kredi | AKTS |
Digital System Design with FPGAs | EEES 416 | 8 | 3 | 4 | 5 |
Ön Koşul Dersleri | |
Ders Hakkında Önerilen Diğer Hususlar | None |
Dersin Dili | İngilizce | ||||||
Dersin Seviyesi | Lisans | ||||||
Dersin Türü | Seçmeli | ||||||
Dersin Koordinatörü | |||||||
Dersi Verenler |
|
||||||
Dersin Yardımcıları | |||||||
Dersin Amacı | Sayısal devre tasarım kurallarının öğrenerek karmaşık bir devrenin FPGA ile tasarımı simülasyonu ve testini yapmasını sağlayacak becerilerin kazandırılmasıdır. |
||||||
Dersin İçeriği | Son yıllarda birçok projede isayısal devre uygulamaları gerçekleştirmede kullanılan ilk tercih FPGA teknolojisidir. Bu teknolojinin tercih edilmesindeki ana sebep ölçeklendirilebilme, güncelleme ve geliştirme kolaylığıdır. Bu ders FPGA tasarım, simülasyon ve sentez işlemlerinde kullanılan güncel araçların kullanılmasını öğretmektedir. Ders kapsamında temel aritmetik işlem devrelerinden toplayıcı çarpıcı karşılaştırıcı vb. sayısal devrelerin tasarımı ve yaygın ardışık devrelerin tasarımı sunulmaktadır. Devreler Verilog tasarım dilinde modellenerek simüle edilir. Öğrencilerin orta büyüklükte bir sayısal devreyi tasarlamaları ve fiziksel olarak bir FPGA geliştirme kartında test etmeleri beklenmektedir. |
Dersin Öğrenme Kazanımları |
---|
1) Endüstri standardı bir donanım tasarım dili kullanarak kompleks bir devrenin modellenmesini yapar |
2) Sayısal devre tasarımındaki fonksiyonel doğrulamasını yapar ve tasarım hatalarını bularak düzeltir. |
3) Yazılım araçları kullanarak sayısal bir devrenin benzetimini yapar. |
4) Geliştirme kartları kullanarak sistemini fiziksel olarak kurarak test eder. |
5) |
6) |
7) |
8) |
9) |
10) |
11) |
12) |
13) |
14) |
15) |